摘要
本申请涉及集成电路技术领域，进一步涉及一种存储器的测试修复系统及方法、集成电路。该系统，包括：带冗余列的存储器阵列；第一控制器包括：第一控制单元接收第一测试模式下的第一测试信号，输出第一测试控制信号；第二控制单元接收第二测试模式下的第二测试信号，输出第二测试控制信号；第二控制器接收第一/第二测试控制信号，生成第三测试控制信号；在第三测试控制信号下遍历测试存储器阵列，向第一控制器反馈输出第一测试结果；比较分析输出第二测试结果；第三控制器分析第二测试结果，得到故障信息；第四控制器分析故障信息，向存储器阵列输出修复控制信号，存储器阵列以地址重构的方式进行修复。本系统节省了硬件资源和测试时长。
