总线链路层、片上总线和芯片

本申请提供一种总线链路层、片上总线和芯片，涉及芯片设计制造技术领域，包括：上游虚拟通道分配器，用于基于各个虚拟通道的信用值确定上游虚拟通道；上游虚拟通道存储器，用于接收上游模块发送的目标数据，以及将目标数据存储至上游虚拟通道对应的存储空间；下游虚拟通道分配器，用于基于各个虚拟通道的信用值确定下游虚拟通道；下游虚拟通道存储器，用于将目标数据存储至下游虚拟通道对应的存储空间，以及发送目标数据至下游模块。本申请提供的装置，使得上下游模块不再需要集成和管理巨大的存储阵列，从而使得芯片的整体布局布线更加灵活，时序收敛也变得更加容易，显著降低了芯片的设计复杂度和物理实现难度。