芯片验证方法、系统、设备及可读存储介质

本发明公开提供了一种芯片验证方法、系统、设备及可读存储介质。该方法包括：从待验证模块接口处灌入激励，对所述待验证模块进行首批次回归测试；获取所述待验证模块在所述回归测试中的覆盖率数据，所述覆盖率数据包括代码覆盖率和/或功能覆盖率；将所述覆盖率数据中未符合预设条件部分对应的功能区域封装为独立的逻辑块，并对所述逻辑块搭建断点激励输入接口；以所述逻辑块为新的待验证模块，从所述断点激励入口输入激励，进行新一批次的回归测试。与现有技术相比，本发明有效解决了传统方法无法深入覆盖内部复杂逻辑的问题，确保高复杂度区域的关键功能、边界条件和异常状态都能被直接、高效地激发和验证。