一种扇入型晶圆级芯片堆叠封装方法及封装结构

AITNT-国内领先的一站式人工智能新闻资讯网站
# 热门搜索 #
一种扇入型晶圆级芯片堆叠封装方法及封装结构
申请号:CN202511075404
申请日期:2025-07-31
公开号:CN120977882A
公开日期:2025-11-18
类型:发明专利
摘要
本公开实施例提供一种扇入型晶圆级芯片堆叠封装方法及封装结构,该封装方法包括:形成多个芯片;提供硅晶圆,在硅晶圆的功能面形成多个导电柱;将多个芯片平铺电连接于硅晶圆的功能面;沿硅晶圆的切割道对硅晶圆进行切割,以在硅晶圆上形成切割槽,其中,切割槽的深度小于硅晶圆的厚度;形成包裹硅晶圆、多个芯片和多个导电柱的塑封体,且塑封体填充于切割槽;沿着对应切割槽处的塑封体进行切割,得到多个封装结构。本方法中将硅晶圆作为载盘,直接在硅晶圆上进行多个芯片的贴装,无需使用高昂的玻璃载板/载盘或者复杂的晶圆重组技术,极大降低生产成本,简化工艺流程;再通过半切工艺获得六面保护封装结构,有效提升良率。
技术关键词
芯片堆叠封装方法 功能面 导电柱 芯片堆叠封装结构 介电层 简化工艺流程 锡条 载盘 平铺 电镀 金属镀层 涂布 包裹 良率 载板 晶圆