面向零知识证明的多标量乘法硬件并行加速方法及装置

本发明公开了一种面向零知识证明的多标量乘法硬件并行加速方法及装置，涉及密码学加速与并行计算技术领域，该方法基于现场可编程门阵列，利用改进的多通道并行Pippenger算法，并通过标量预排序、无冲突的数据调度与紧凑型大整数乘法器设计，实现对大规模椭圆曲线标量乘法的加速，采用自适应可扩展的3D‑Pippenger算法，选择窗口大小与预计算规模；在数据流层面，通过标量切片归并排序与指针缓存策略，避免空桶读取与桶写冲突。本发明的加速电路适用于多种椭圆曲线及不同零知识证明协议，可广泛应用于区块链隐私交易、可验证数据库外包以及可验证机器学习等场景。