一种通过FPGA实现双BIOS冗余的控制方法、系统、装置及介质
申请号:CN202510419396
申请日期:2025-04-03
公开号:CN120336093A
公开日期:2025-07-18
类型:发明专利
摘要
本申请涉及服务器双BIOS冗余技术领域,涉及一种通过FPGA实现双BIOS冗余的控制方法、系统、装置及介质。所述方法包括:在服务器主板上设置两颗存储相同BIOS程序的芯片;通过FPGA在服务器启动时默认选通主芯片的片选信号,以引导系统启动;由FPGA实时检测主芯片的启动状态;当检测到主芯片启动异常时,切换片选信号至备用芯片;向主板发送复位信号以触发系统重启;通过备用芯片的BIOS程序引导系统启动;成功引导后,控制备用芯片的BIOS程序更新至主芯片中。本发明具有提高服务器启动可靠性、简化电路结构、提高切换准确性和效率、支持在线更新BIOS程序等显著的有益效果。
技术关键词
芯片
GPIO引脚
程序更新
服务器主板
信号
系统复位
简化电路结构
服务器方法
电平
冗余技术
备份
引导系统
控制系统
逻辑电路
处理器
指令