摘要
本发明提供一种芯片间通信的时钟网络架构及其通信方法，涉及集成电路技术领域。所述芯片间通信的时钟网络架构包括：时钟生成模块、相位控制器、多个时钟通道和多个接口模块，所述时钟通道与所述接口模块一一对应；所述时钟生成模块与所述相位控制器电连接，所述相位控制器与所述接口模块通过所述时钟通道相连；所述时钟生成模块，用于生成主时钟信号；所述相位控制器，用于接收所述时钟生成模块传递的所述主时钟信号，对传递到不同时钟通道中的所述主时钟信号进行时钟偏斜处理得到通道时钟信号；所述时钟通道，用于将所述通道时钟信号传递到对应的所述接口模块，能够降低并行接口中的同步翻转噪声。
