一种芯片堆叠的封装方法及结构

本发明涉及芯片技术领域，具体地说是一种芯片堆叠的封装方法及结构。包括如下步骤：S1，提供一个载体晶圆、若干待堆叠的晶圆、若干临时晶圆；S2，将晶圆临时键合在临时晶圆上，并对晶圆表面进行减薄；S3，将待堆叠的晶圆永久键合在载体晶圆或下层晶圆上；S4，去除晶圆一侧表面的临时晶圆；S5，对晶圆表面进行一次介质层刻蚀，并露出焊盘；S6，对晶圆表面进行刻蚀，制作硅通孔；S7，在硅通孔内进行介质层沉积，并对孔底的介质层刻蚀；S8，在硅通孔内形成导电结构一；S9，对晶圆表面抛平后，形成重布线层；S10，重复步骤S2至步骤S9。同现有技术相比，采用Via‑Last技术，把TSV结构引入到后段封装厂完成，使得TSV制造成本降低。